(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2000-260887 (P2000-260887A)

(43)公開日 平成12年9月22日(2000.9.22)

(51) Int.Cl.7	識別記号	F.I		テーマコード(参考)
H01L 21/8247		H01L 29/	/78 3 7 1	5F001
29/788		. 27/	/10 434	5 F 0 8 3
29/792				
27/115				

審査請求 有 請求項の数8 OL (全 16 頁)

(21)出顧番号	特膜平11-60546	(71)出顧人 000004237 日本電気株式会社
(22)出顧日	平成11年3月8日(1999, 3.8)	東京都港区芝五丁目7番1号
	1 Maria Con Crossics	(72)発明者 中川 健一郎
		東京都港区芝五丁目7番1号 日本電気材 式会社内
		(74)代理人 100100893
		弁理士 渡辺 勝 (外3名)


最終頁に続く

(54) 【発明の名称】 不揮発性半導体配憶装置およびその製造方法

(57)【要約】

【課題】 本発明は、トンネル絶縁膜の劣化がなく微細 化されてもパンチスルーの発生がなく信頼性の高く、さ らにON電流が大きくデータの信頼性が高く、多値化に も対応し得るフラッシュメモリを提供することを目的と する。

【解決手段】 半導体基板上に形成されたソース領域と ドレイン領域の間に、ストライプ状の溝が設けられてお り、前記トンネル絶縁膜がこの溝の内面に設けられ、前 記フローティングゲートがこのトンネル絶縁膜を介して この溝の中に埋めこまれて形成されており、動作時にこ の溝の周囲にそってチャネル領域が形成されるフラッシ ュメモリ。



【特許請求の範囲】

【請求項1】 半導体基板上に、ストライプ状の複数の 不純物拡散層と、動作時にソースとドレインの組になる 開接する2つの不純物拡散層の間にトンネル絶縁膜を介 して設けられた独立した鳥状のフローティングゲート と、このフローティングゲートとフローティングゲート ーコントロールゲート間絶縁膜を介して設けられたコン トロールゲートとを備えた不揮発性半導体記憶装置において

前記隣接する2つの不純物拡散層の間に、ストライプ状 の溝が設けられており、前記トンネル純緑膜がこの溝の 内面に設けられ、前記フローティングゲートがこのトン ネル絶緑膜を介してこの溝の中に埋めこまれて形成され ており、この溝の問題にそってチャネル領域が形成され ることを特徴とする不揮発性半導体記憶装置。

【請求項2】 前記不純物拡散層は、前記半導体基板の 表面に不純物漁度の高い高濃度領域とこの高濃度領域より基板表面から深い位置に不純物濃度の低い低濃度領域 とを有することを特徴とする請求項1記載の不揮発性半 導体記憶装置。

【請求項3】 前記不純物拡散層は、基板表面から前記 満の深さより浅い範囲までの厚さを有している請求項1 または2記載の不揮発性半導体記憶装置。

【請求項4】 前記不純物拡散層のストライプの方向 と、前記コントロールゲートのストライプの方向が、平 面で見たときに交差していることを特徴とする請求項1 ~3のいずれかに記載の不揮発性半導体記憶装置。

【請求項5】 1つのメモリセルに対して、2本の不純物拡散層がフローディングゲートを挟んでドレインとソースの組になるように、隣接するメモリセル間で不純物拡散層のストライプ方向に同じ方向の素子分離用のストライプ状溝によって分離されていることを特徴とする確求項1~4のいずれかに記載の不揮発性半導体記憶装置。

【請求項6】 半導体基板上に、ストライブ状の複数の 不純物拡散層と、動作時にソースとドレインの組になる 隣接する2つの不純物拡散層の間にトンネル総線膜を介 して設けられた独立した島状のフローティングゲート と、このフローティングゲートとフローディングゲート ーコントロールゲート階線機関を介して設けられたコン トロールゲートと商えた不揮発性半導体記憶装置の製 造方法において、

半導体基板表面にイオン注入して不純物拡散層を形成す る工程と、

この不純物拡散層を分断する溝を形成する工程と、

この溝の内面にトンネル絶縁膜を形成する工程と、

この溝の中にフローティングゲートを形成する工程とを 有する不揮発性半導体記憶装置の製造方法。

【請求項7】 半導体基板表面にイオン注入して不純物 拡散層を形成する工程と、 この半導体基板の一方向に延びるストライブ状の第1の 絶縁膜を形成する工程と、

この第1の絶縁膜の間をひとつおきにストライブ状のレ ジストで覆い、これをマスクとして前記半導体基板をエ ッチングしてチャネル用溝を形成する工程と、

このチャネル用溝の内面にトンネル絶縁膜を形成する工 程と、

前記チャネル用溝を埋めこみながらフローディングゲー ト用材料を成膜する工程と、

このフローティングゲート用材料の上に、前記チャネル 用溝の上方を覆うストライア形状のレジストを形成し、 このレジストをマスクとしてフローティングゲート用材 材をエッチングし、引き続き前記半導体基板をエッチン グして素子分離用端を形成する工程と、

この素子分離用溝を第2の絶縁膜で埋める工程と、

前記フローティングゲート用材料の表面にフローティン グゲートーコントロールゲート間絶縁膜を形成する工程 と、

このフローティングゲートーコントロールゲート間絶縁 膜の上にコントロールゲート用材料を堆積する工程と、 前配不純物鉱放層と交差する方向のストライプ状のレジ ストを形成し、これをマスクとしてコントロールゲート 用材料をストライプ状にエッチングし、さらに前記フローティングゲートーコントロールゲート間絶縁膜、およ び前記フローティングゲート用材料をエッチングし、ストライプ状のコントロールゲートを形成する工程とを有する不 排発性半導体記憶装置の製造方法。

【請求項8】 半導体基板表面にイオン注入して不純物 拡散層を形成する工程と、

この半導体基板の表面に第1の絶縁膜を形成する工程

この第1の絶縁膜の表面に前記半導体基板の一方向に延 びるストライプ状のレジストを形成する工程と、

このレジストをマスクとして前記半導体基板をエッチングして溝を形成する工程と、

この溝の内面にトンネル絶縁膜を形成する工程と、

前記溝を埋めこみながらフローティングゲート用材料を 成膜する工程と、

このフローティングゲート用材料の上に、前記溝の上方 を1本おきに覆うストライブ形状のレジストを形成し、 このレジストをマスクとしてフローティングゲート用材 料をエッチングすることにより、前記溝の内面を1本お きに露出させる工程と、

この露出した溝の内面を第2の絶縁膜で埋める工程と、 前記フローティングゲート用材料の表面にフローティン グゲートーコントロールゲート間絶縁膜を形成する工程 レ

このフローティングゲートーコントロールゲート間絶縁 膜の上にコントロールゲート用材料を堆積する工程と、 前記不純物拡散層と交差する方向のストライプ状のレジストを形成し、これをマスクとしてコントロールゲート 用材料をストライプ状にエッチングし、さらに前記フローティングゲートーコントロールゲート間絶縁膜、およ び前記フローティングゲート 用材料をエッチングし、ストライプ状のコントロールゲートを形成すると共に、鳥 状のフローティングゲートを形成する工程とを有する不 揮発性半導体配憶装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、不揮発性半導体記 憶装置、特にフラッシュメモリに関し、詳しくはその新 規な構造およびその製造方法に関する。

[0002]

【従来の技術】従来、不揮発性半導体記憶装置の1つとして、電気的に情報の書き込みおよび消去が可能なフラッシュメモリが知られている。

[0003] 図36~図40に従来の代表的なフラッシュメモリの主要構造を示す。図36は平面図、図37はこの平面図のF-F'断面図、図38はG-G'断面図、図39はH-H'断面図、図40はI-I'断面図である。

[0004] 図36、図37および図40から判るように、シリコン基板1010表面に設けられた不純物拡散層であるソース領域102sとドレイン領域102d か、図36(平面図)の縦方向に延びて、それぞれサブグランド線およびサブビット線となっている。

【0005】ソース領域102sとドレイン領域102 の間のチャネル領域103の上方にはトンネル総線 104を介してフローティングゲート105が独立した 島状に設けられたおり、その上方をフローティングゲートーコントロールゲート間総経験106を介してコント ロールゲート108が、図36(平面図)の横方向のストライブ状に設けられたいる。

【0006】また、この構造では、左右の隣接する素子 間は素子分離用の溝109で分離され、その溝は酸化シ リコン110で埋められている。

[0007] 尚、図示していないが、この構造のさらに 上部には層間絶線膜が設けられ、層間絶縁膜の上に主ビ ット、主グランド線等の配線等が設けられており、主ビ ット線、主グランド線から、ところどころでコンタクト ホールを介してサブビット線、サブグランド線へのコン タクトがとられている。

【0008】このようなフラッシュメモリ構造は、次のように製造されていた。

【0009】まず、図41に示すように、シリコン基板 101の表面にトンネル絶縁膜104として熱酸化膜、 フローティングゲート用の第1のポリシリコン81、酸 化シリコン膜82、窒化シリコン膜83 (ポリシリコン でもよい)を順次整備する。 【0010】次に図42に示すように、レジスト84を 図36の平面図の縦方向に走るストライプ状にパターニ ングしてから、これをマスクとして整化シリコン膜8 3、酸化シリコン膜82、フローティングゲート用の第 1のポリシリコン裏82、フローティングゲー後、図43 に示すように、レジスト84を除去する。

[0011] 次に図44に示すように、パターニングされた整化シリコン膜83などをマスクとして、イオン柱 れた整化シリコン膜83などをマスクとして、イオン柱 な形成する。

[0012] 次に図45に示すように、これらの表面を 酸化シリコン膜85を推積した後、エッチバックして、 図46に示すようにサイドウォール86を形成する。そ して、このサイドウォール86および錠化シリコン膜8 3をマスクとして、図47に示すようにシリコン基板1 01の表面をエッチングして、図36の総方向に延びる 素子分離用の業109を形成する。

【0013】図48に示すように、この表面に酸化シリ コン膜87を堆積して、溝109を埋めた後、図49に 示すように例えばCMP (化学機械研磨) により平坦化 して、さらに図50に示すようにサイドウォール86の 高さがフローティングゲート用の第1のポリシリコン8 1、酸化シリコン膜82より少し高くなる程度までエッ チパックする。続いて、図51に示すように窒化シリコ ン膜83と酸化シリコン膜82をエッチング除去し、フ ローティングゲート用の第1のポリシリコン81の表面 を露出させた後、図52に示すようにその上にフローテ ィングゲート用の第2のポリシリコン88を堆積する。 【0014】図53に示すように、図36の縦方向に延 びるストライプ状のレジスト89を形成し、これをマス クにしてフローティングゲート用の第2のポリシリコン 88をエッチングし、続いて図54に示すようにレジス ト89を除去する。

【0015】 次に図55に示すように、フローティングゲートーコントロールゲート 開絶輸設として〇NO膜9 (酸化/ 密化膜/ 酸化製の三層構造)を成膜し、続いて図56に示すようにコントロールゲート用ポリシリコン91 を堆積した後、図36の横方向のストライプ状のマスクを用いてコントロールゲート用ポリシリコン91、〇NO膜90、フローディングゲート用の第20ボリシリコン88および第1のポリシリコン81をパターニングする。このパターニングによりフローティングゲート用の第1、第2のポリシリコンは分断されて高状のプローティングゲート形成される。その後、層間絶域膜、配線等の必要な工程を経てフラッシュメモリを完成

【0016】しかしながら、このような従来のフラッシュメモリの構造および製造方法では、次のような問題があった。

する。

【0017】まず第1の問題として、サブピット線であ

るドレイン領域の個、サブグランド線であるグランド領域の幅は、図46で示したサイドウォール86の幅で、 まるが、サイドウォールのの幅は、堆積する酸化シリコン 膜の膜厚およびエッチパック工程に依存するため、リソ グラフィ法に比べてばらつきが生じ易い。サブビット線 の幅がはらつくとON電流のパラツキが生じる問題があった。

【0018】第2の問題として、微細化を進めるために フローティングゲート長を小さくすると、パンチスルー が起こりやすい問題がある。特に信頼性を向上させるためにDDD (double diffused drain) 構造を採用す るとパンチスルー現象が一層起こり易くなる。これを次 に説明する。

【0019】このような構造のフラッシュメモリでは、書き込み・消去のために、フローティングゲートからの電子の引き抜きをFN(ファウラーノルトハイム)トン・ル電流により行い、フローティングゲートへの電子の注入をFNトンネル電流またはホットエレクトロン注入で行う。このため図37に示すように、不純物拡散層(ドレイン領域102d、ソース領域102s)はいずれもフローティングゲート105の下部に入り込む形態に形成されている。

【0020】そしてフローティングゲートからの電子の 引き抜きのとき (例えば書き込み時) に、コントロール ゲートに負電圧、ドレインに正電圧を掛けると、パンド 間トンネルによって、ドレインの端部で電子とホールの ペアが発生する。発生した電子はドレインに流れてい き、一方ホールは、空乏層内の電界によって加速されな がら基板側に流れていく。その際、ホールは、空乏層内 で原子との相互作用(衝突)により、エネルギーを失い ながら流れる。しかし、空乏層内の電界が強いと、原子 との相互作用する際のエネルギーで新たに電子とホール のペア (2次ホール、2次電子の形成)を形成する。こ のように発生したペアは四方に飛び散るが、1次ホール のエネルギーが小さい場合はやがて基板に吸収される。 しかし、さらに空乏層内の電界が高くなった場合は、2 次ホールや2次電子の受けるエネルギーが大きくなりト ンネル絶縁膜 (ゲート絶縁膜) に飛び込むことができる ほど非常にエネルギーの高いもの (ホットエレクトロ ン、ホットホール)が出てくる。特にホットホールがト ンネル絶縁膜に飛び込むと、膜が劣化して特性が悪化す る。

【0021】従って、信頼性を向上させるためにはこの ホットホールの発生を抑えることが重要である。これを 解決する方法として、高視度に不純物が拡散された領域 の周りに不純物漁度の低い領域を設けるDDD構造にす ると、空乏層が長くなり電界が弱くなるのでホットホー ルの発生を抑えることができる。

【0022】しかしながら、DDD構造とすると、空乏 層がフローティングゲート下部にさらに入り込んでくる ことになり、実効的なチャネル長が短くなるので、ゲート長を短くして微細化をさらに進めた場合にはパンチスルーが生じやすくなる。

【0023】第3の問題として、微細化を進めるために 不執物拡散層幅を抜くするとサブビット線の抵抗が大き くなる問題がある。この例のようなコンタクトレスアレ く構造では、高集骸化のために複数のセルをサブビット 線であるドレイン領域でつなぎ、ところどころでサブビット線とメインビット線の技能がコンタクトホールを通 して行われる。従ってサブビット線の抵抗が大きくなる とのN電流が小きくなり、データの信頼性が低下するばかりでなく、データの多値化への対応が困難になるので、 不納物拡散層の抵抗の低下が求められていた。 【0024】

【発明が解決しようとする課題】本発明は、このような 従来の問題点に鑑みてなされたものであり、 微細化され てもパンチスルーの発生がなく信頼性の高い不揮発性半 退体記憶装置を提供することを目的とする。

【0025】また本発明は、トンネル絶縁膜の劣化がな くさらに信頼性が高い不揮発性半導体記憶装置を提供す ることを目的とする。

【0026】さらに本発明は、ON電流が大きくデータ の信頼性が高く、多値化にも対応し得る不揮発性半導体 記憶装置を提供することを目的とする。

【0027】さらに本発明は、このような不揮発性半導 体記憶設置の製造方法であって、サブビット線となる不 純物拡散層幅を精度良く形成し、ON電流のパラッキの ない製造方法を提供することを目的とする。

[0028]

【課題を解決するための手段】本発明は、半導体基板上に、ストライブ状の複数の不純物拡散層と、動作時にソースとドレインの組になる隣接する2つの不純物拡散層の間にトンネル絶縁膜を介して設けられた独立した島状のフローディングゲートと、このフローディングゲートとフローディングゲートーコントロールゲート沿線を介して設けられたコントロールゲートとを備えた不揮発性半導体記憶装置において、前記隣接する2つの不純物拡散層の間に、ストライブ状の溝が設けられており、大ライブ状の溝が設けられており、大ライブ状の溝が設けられて前との溝の内面に設けられ、前記フローディングゲートがこのトンネル絶縁膜が入ったの溝の内に埋めこまれて形成されており、この溝の周囲にそってチャネル領域が形成されることを特徴とする不揮発性半導体記憶装置に関する。

【0029】また本糸明は、半導体基板上に、ストライ ブ状の複数の不純物拡散層と、動作時にソースとドレイ の組になる瞬接する2つの不純物拡散層の間にトンネ ル絶縁膜を介して設けられた独立した島状のフローティ ングゲートと、このフローティングゲートとフローティ ングゲートーコントロールゲート間絶縁膜を介して設け られたコントロールゲートとを備えた不輝発性半導体配 信装置の製造方法において、半導体基板表面にイオン注 入して不純物拡散圏を形成する工程と、この不純物拡散 圏を分断する溝を形成する工程と、この溝の内面にトン ネル絶縁膜を形成する工程と、この溝の中にフローティ ングゲートを形成する工程とを有する不揮発性半導体記 (検験管の製造方法に関する)

【0030】この製造方法の1態様としては、半導体基 板表面にイオン注入して不純物拡散層を形成する工程 と、この半導体基板の一方向に延びるストライプ状の第 1の絶縁膜を形成する工程と、この第1の絶縁膜の間を ひとつおきにストライプ状のレジストで覆い、これをマ スクとして前記半導体基板をエッチングしてチャネル用 満を形成する工程と、このチャネル用溝の内面にトンネ ル絶縁膜を形成する工程と、前記チャネル用溝を埋めこ みながらフローティングゲート用材料を成膜する工程 と、このフローティングゲート用材料の上に、前記チャ ネル用溝の上方を覆うストライプ形状のレジストを形成 このレジストをマスクとしてフローティングゲート 用材料をエッチングし、引き続き前記半導体基板をエッ チングして素子分離用溝を形成する工程と、この素子分 離田潴を第2の絶縁障で埋める工程と、前記フローティ ングゲート用材料の表面にフローティングゲートーコン トロールゲート間絶縁膜を形成する工程と、このフロー ティングゲートーコントロールゲート間絶縁膜の上にコ ントロールゲート用材料を堆積する工程と、前記不純物 拡散層と交差する方向のストライプ状のレジストを形成 し、これをマスクとしてコントロールゲート用材料をス トライプ状にエッチングし、さらに前記フローティング ゲート-コントロールゲート間絶縁膜、および前記フロ ーティングゲート用材料をエッチングし、ストライプ状 のコントロールゲートを形成すると共に、島状のフロー ティングゲートを形成する工程とを有する製造方法を挙 げることができる。

【0031】さらに異なる態様としては、半導体基板表 面にイオン注入して不純物拡散層を形成する工程と、こ の半導体基板の表面に第1の絶縁膜を形成する工程と、 この第1の絶縁膜の表面に前記半導体基板の一方向に延 びるストライプ状のレジストを形成する工程と、このレ ジストをマスクとして前記半導体基板をエッチングして 満を形成する工程と、この溝の内面にトンネル絶縁膜を 形成する工程と、前記溝を埋めこみながらフローティン グゲート用材料を成膜する工程と、このフローティング ゲート用材料の上に、前記溝の上方を1本おきに覆うス トライプ形状のレジストを形成し、このレジストをマス クとしてフローティングゲート用材料をエッチングする ことにより、前記溝の内面を1本おきに露出させる工程 と、この露出した溝の内面を第2の絶縁膜で埋める工程 と、前記フローティングゲート用材料の表面にフローテ ィングゲートーコントロールゲート間絶縁膜を形成する 工程と、このフローティングゲートーコントロールゲー ト間絶縁膜の上にコントロールゲート用材料を堆積する 工程と、前記不純物拡散層と交差する方向のストライプ 状のレジストを形成し、これをマスクとしてコントロー ルゲート用材料をストライプ状にエッチングし、さらに 前記フローティングゲートーコントロールゲート間絶縁 腰、および前記フローティングゲート用材料をエッチン グし、ストライプ状のコントロールゲートを形成する 보に、島状のフローティングゲートを形成する工程とを 有する製造方法を挙げることができる。

[0032]

【発明の実施の形態】本発明の不揮発性半導は記憶装置 は、特にフラッシュ型メモリ(以下単にフラッシュメモ リという。)に関するものであり、半導体基板上に多数 のメモリセルが形成され、1つのメモリセルは1つの島 状のフローディングゲートを有している。図面を用いて 本発明の構造を具体的に説明する。

【0033】図1~図6に本発明のフラッシュメモリの 1例の主要構造を示す。図1は平面図、図2はこの平面 図のA-A・断面図、図3はこの平面図のB-B・断面 図、図4はC-C・断面図、図5はD-D・断面図、図 6はE-E・断面図である。

【0034】図1、図2および図5から刺るように、半 導体基板1の表面に設けられた不執物であるソース領域 3sとドレイン領域3dが、図1(平面図)の縦方向に 延びて、それぞれサブグランド線およびサブビット線と なっている。

【0035】そして本発明では、図2から判るように、 ソース領域3sとドレイン領域3d間に溝8が設住られ ており、溝8の内面にはトンネル粒縁限9(ゲート絶縁 膜)を介してフローティングゲート33が独立した島峡 に設けられている。従って、動作時に溝8の周囲にチュ ネル31が形成される。

【0036】また、フローティングゲート330上方を フローティングゲート-コントロールゲート間絶縁膜3 4を介してコントロールゲート35が、図1(平面図) の横方向のストライブ状に設けられている。

【0037】この構造では、左右の隣接するメモリセル 間は案子分離用の溝12で分離され、その溝は絶縁膜3 6で埋められている。

[0038] このような本発明の構造では、ソース・ドレイン間距離、即ちチャネル長は、ソース・ドレイン間の直線距離ではなく、溝8の周囲に沿う距離になるので、素子の微細化が進んだ場合でも、十分なチャネル長を確保することができる。

[0039] 本発明では、不純物拡散層3を図7のよう に、不純物高速度領域38の下部にさらに不純物低濃度 領域39を有するDDD構造とすることがさらに好まし い。このようにすることで、空乏層の広がりが大きくな ることから電界強度が緩和され、ホットホールの発生が 低減し、その結果トンネル絶縁膜の劣化を防ぐことが出 来るので、データの信頼性が向上する。

[0041] さらに本発明では、不純物拡散層の厚さを 厚くすることができる。従来の構造では、不純物拡散層 の厚さを厚くすると、様方向の広がりも大きくなりパン チスルーが起きやすくなるのに対して、本発明では満に より分新されているので様方向の広がりは考慮しなくて も良い。不純物拡散層の厚さは、溝の深さより浅い範囲 とすることが好ましい。

[0042]また、本発明において溝の深さは、差板表面に形成される不純物が散層の厚さより厚く、さらに不 純物拡散層の厚さの1.5億以上の深さを有していることが好ましい。溝の断面形状は、その周囲にチャネルが 形成されるのに不都合のないような形状であれば特にど のような形状でも良いが、溝形成の技術から一般的には 方形状または方形状に近い形状が好ましい。このとき、 溝の壁面は、垂直に立っていてもよいが、図2に示すよ うに多少斜めの方がよく、例えば5°程度傾斜している 方がよい。また、図では溝の底の隅に90°に近い角が 形成されているように描かれているが、角が丸くなって いる方が好ましく、また底の全体が曲面になっていても よい。

[0043] 本発明では、この溝の深さを深く形成すればするほどチャネル長を長くすることができるので、加工技術の進歩に伴ってその技術を採用することにより微細化をさらに進めることが可能である。

【0044】 図示していないが、この構造のさらに上部 には層間絶縁膜が殴けられ、層間絶縁膜の上に、サブビ ット線であるドレイン領域に接続するメインビット線、 サブグランド線であるソース領域に接続するメイングラ ンド線等の配線等が殴けられる。

【0045】次に、本発明のフラッシュメモリの製造方法を例を挙げながら具体的に説明する。

【0046】[実施形態1]図1に示す平面図のA-A'断面を中心に製造方法を説明する。

【0047】図8に示すように、半導体基板1としてシリコン基板の表面に犠牲酸化限2を形成してから、浅い位置の高濃度領域形成のために、例えばヒ紫をドーズ量 5×10 "cm"、加速エネルギー70 ke Vで、深い位置の低濃度領域形成のためにリンをドーズ量 1×10 "cm"、加速エネルギー30~50 ke Vでイオン注入し、DDD構造の不執効拡散層 3 を形成する。注入の順序はどちらが先でもよく、またDDD構造になるのであれば、不執物の種類、注入条件は適宜変更することが

できる。尚、この例でDDD構造にしないときは、ヒ素 の注入だけでよい。

【0048】 次に、図9に示すように犠牲酸化膜を除去した後、図10に示すように熱CVD法により酸化シリコン膜4を厚さ100~150nmの厚さに形成する。【0049】図11に示すように、レジスト5を全面に形成した後、ライン幅0。2μm、ライン間隔0。2μmのストライブ形状たパターニングし、これをマスクとして酸化シリコン膜4をパターニングし、続いて図12に示すように、レジスト5を取り除く。ここで、このイン幅およびライン間隔は、これに限られるものではなくレジストのパターニング限界が進めばさらに狭くして高集積化することが可能であり、本発明の構造はそのような高集積化することが可能であり、本発明の構造はそのような高集積化があできる構造である。

[0050] 図13 に示すように、ライン状にパターニングされた酸化シリコン酸4のライン間を一つおきに 覆うようにストライブ状のレジスト6を形成し、引き続きこのレジスト6をマスクに用いて、例えばHBr、C1。をエッチングガスとして用いた異方性のドライエッチングによりストライブ状の滞8を深さ200~500mm程度に形成する。

【0051】その後、図14に示すように、このレジスト6を0,プラズマアッシングによりとる。

[0052] その後熱酸化により、図15に示すように チャネル用溝8の内面を含む露出しているシリコン基板 の表面にトンネル酸化膜9610 加程度の厚さに形成する。

【0053】 次に、図16に示すようにフローティング ゲート用ポリシリコン10を成膜する。このポリシリコ ンとしては、ポリシリコンの堆積と同時にリン等の不純 物を導入するドープトシリコンを用いることが好まし い。

【0054】 次に、フローディングゲート用ポリシリコン10の上に、チャネル用の薄8の上部を覆うストライプ形状のレジスト11を形成する。そしてこのレジストをマスクとしてフローティングゲート用ポリシリコン10をエッチングし、引き続き不純物拡散層 3の表面のトシル酸化服整例えばCF、たエッチングガスとして用いてエッチングにより除き、引き続きレジストと酸化シリコン膜4をマスクにして図17にデオように葉子分離第8の形成と同じ条件を採用することができる。尚、酸化シリコン膜44も多少エッチングされて薄くなるが、もとと厚く形成されているので、不純物拡散層 3が表面から鑑出することはない。

【0055】素子分離用溝の深さは、素子分離できるだけの深さがあればよく、例えばチャネル用溝の深さと同程度かそれよりも深いことが好ましい。

【0056】次に図18に示すように、0₁プラズマアッシングによりレジスト11を取り除く。ここまでのエ

程では、フローティングゲート用ポリシリコン10は、 また島状には分離されておらず、図1の縦方向に走るストライブ状である。

【0057】次に図19に示すように、酸化シリコン膜13を例えばプラズマCVDにより全面に成膜し、続いて図20に示すように、フローティングゲート用ポリシリコン10の表面が現れるまでエッチパックする。このとき堆積した酸化シリコン膜13表面の段差が大きい場合には、表面をCMP(化学機械研磨)によりある程度平坦化してから、エッチパックするとフローティングゲート用ポリシリコンのストライプ間を十分に酸化シリコン職で埋めることができる。

【0058】 次に図21に示すように、露出したフローティングゲート用ポリシリコンの表面を覆うフローティングゲートーコントロールゲート間絶縁膜として、例えばONO膜14 (酸化シリコン膜/盤化シリコン膜/像化シリコン膜の3層構造であって、例えばそれぞれ高温熱CVD、CVD、高温熱CVDにより形成することができる。)を、酸化シリコン換算膜厚で15nm程度に形成する。

【0059】その後、図22に示すようにコントロール ゲート用ポリシリコン15を全面に堆積した後、図1の 横方向のストライプ状のマスクを用いてコントロールゲ ート用ポリシリコン15、ONO膜14およびフローテ ィングゲート用ポリシリコン10をパターニングする。 このパターニングにより、コントロールゲートは図1の 横方向に延びるストライプ状に形成され、同時にフロー ティングゲート用ポリシリコンは分断されて島状のフロ ーティングゲートが形成される。尚、コントロールゲー ト用ポリシリコンの表面にさらにタングステンシリサイ ド等を形成して、配線抵抗を下げるようにしてもよい。 [0060] ここまでの工程により、図1 (平面図) に 示すようなフラッシュメモリの主要な構造が完成する。 【0061】その後、図示は省略するが層間絶縁膜を成 膜堆積した後、所定のコンタクトホール等形成した後、 層間絶縁膜の表面にアルミニウムなどでピット線等の配 線を形成してフラッシュメモリを完成する。

[0062]以上のように実施形態1の製造方法によれ は、不純勢拡散層の幅が精度良く決まり、バラツキも少 ないので、ON電流のパラツキの少ない信頼性の高いフ ラッシュメモリが得られる。

【0063】 [実施形態2] 本発明の実施形態2を図23~図34を用いて説明する。

【0064】図23~図25に示すように、実施形態1 と同様にして、半導体基板1の表面に不純物拡散層3を 形成し、酸化シリコン膜4を形成する。

【0065】次に図26に示すように、例えばライン幅 0.2μm、ライン間隔0.2μmのラインパターン形 状のレジスト17を形成した後、酸化シリコン膜4をエッチングし、さらに引き続きシリコン基板をエッチング して溝18を形成する。この溝の形状、形成条件等は実施形態1におけるチャネル用溝8と同じである。

【0066】次に、図27に示すようにレジスト17を 取り除き、図28に示すように熱酸化により溝18の内 面にトンネル絶縁膜としてトンネル酸化膜9を形成す る。

【0067】次に図29に示すように、フローティングゲート用ポリシリコン10を全面に堆積した後、図30に示すように、フローティングゲートポリシリコン10の表面に、満18の上方を一本おきに覆うストライプ状のレジスト19を形成する。そして、フローティングゲート用ポリシリコン10をエッチングする。ここでフローティングゲート用ポリシリコン10が残っている方の満がチャネル用満18aとなり、フローディングゲート用ポリシリコンを取り除いた方の流が紫子分離用満18bとなる。

【0068】次に、レジスト19を取り除くと、図31 に示すように講18が交互にフローティングゲート用ポ リシリコン10で埋められた構造ができる。

【0069】その後実施形態1と同じようにして、図3 2に示すように酸化シリコン酸13を全面に成膜し、図3に示すようにアローティングゲート用ポリシリコン10の表面が現れるまでエッチパックし、図34に示すようにONO膜14を形成し、図35に示すようにコントロールゲート用ポリシリコン15を全面に堆積した後、図1の横方向のストライブ状のマスクを用いてコントロールゲート用ポリシリコン15、ONO膜14およびフローディングゲート用ポリシリコン10をパターニングする。

【0070】その後さらに実施形態1と同様にしてフラッシュメモリを完成する。

【0071】実施形態20形態では、素子分離用溝18 bが実施形態1における素子分離用溝12に比べて残く なっている以外は同様の構造のフラッシュメモリが得ら れる。

[0072] 実施形態2によれば、実施形態1に比べて レジスト工程を1工程省略することができる。尚、素子 分離月歳とチャネル用線の深さが等しくなるので、も し、案子間の分離が十分でなく電流のリークが問題が懸 念される場合には、レジスト19でフローティングゲー ト用ポリシリコン10をストライプ状に形成した後、素 子分離用満18の底にチャネルリーク防止用にポロン等 を注入すればさらに確実にリークを防止できる。 [0073]

【発明の効果】本発明によれば、微細化されてもパンチスルーの発生がなく信頼性の高い不揮発性半導体記憶装

置を提供することができる。

【0074】また本発明によれば、トンネル絶縁膜の劣 化がなくさらに信頼性が高い不揮発性半導体記憶装置を 提供することができる。 【0075】さらに本発明によれば、ON電流が大きく データの信頼性が高く、多値化にも対応し得る不揮発性 半導体記憶装置を提供することができる。

[0076] さらに本発明によれば、このような不揮発性半導体記憶装置の製造方法であって、サブビット線となる不純物拡散層幅を精度良く形成し、〇N電流のパラッキのない製造方法を提供することができる。

【図面の簡単な説明】

【図1】本発明の不揮発性半導体記憶装置の1例の平面 図である。

【図2】図1のA-A'断面図である。

【図3】図1のB-B'断面図である。

【図4】図1のC-C' 断面図である。

【図5】図1のD-D'断面図である。

【図6】図1のE-E'断面図である。

【図7】本発明の不揮発性半導体記憶装置の不純物拡散 層の1例を示す拡大図である。

【図8】実施形態1に示した不揮発性半導体記憶装置の 製造工程の1例を示す図である。

【図9】実施形態1に示した不揮発性半導体記憶装置の 製造工程の1例を示す図である。

【図10】実施形態1に示した不揮発性半導体記憶装置の製造工程の1例を示す図である。

【図11】実施形態1に示した不揮発性半導体記憶装置

の製造工程の1例を示す図である。 【図12】実施形態1に示した不揮発性半導体記憶装置

(図12) 英地が振りに示した不浄元任主等体配慮装置の製造工程の1例を示す図である。

【図13】実施形態1に示した不揮発性半導体記憶装置の製造工程の1例を示す図である。

【図14】実施形態1に示した不揮発性半導体記憶装置の製造工程の1例を示す図である。

【図15】実施形態1に示した不揮発性半導体記憶装置の製造工程の1例を示す図である。

【図16】実施形態1に示した不揮発性半導体記憶装置の製造工程の1例を示す図である。

【図17】実施形態1に示した不揮発性半導体記憶装置の製造工程の1例を示す図である。

【図18】実施形態1に示した不揮発性半導体記憶装置の製造工程の1例を示す図である。

【図19】実施形態1に示した不揮発性半導体記憶装置

の製造工程の1例を示す図である。 【図20】実施形態1に示した不揮発性半導体記憶装置

の製造工程の1例を示す図である。 【図21】実施形態1に示した不揮発性半導体記憶装置

の製造工程の1例を示す図である。 【図22】実施形態1に示した不揮発性半導体記憶装置

の製造工程の1例を示す図である。 【図23】実施形態2に示した不揮発性半導体記憶装置

の製造工程の1例を示す図である。

【図24】実施形態2に示した不揮発性半導体記憶装置

の製造工程の1例を示す図である。

【図25】実施形態2に示した不揮発性半導体記憶装置の製造工程の1例を示す図である。

【図26】実施形態2に示した不揮発性半導体記憶装置の製造工程の1例を示す図である。

【図27】実施形態2に示した不揮発性半導体記憶装置の製造工程の1例を示す図である。

【図28】実施形態2に示した不揮発性半導体記憶装置の製造工程の1例を示す図である。

【図29】実施形態2に示した不揮発性半導体記憶装置の製造工程の1例を示す図である。

【図30】実施形態2に示した不揮発性半導体記憶装置

の製造工程の1例を示す図である。 【図31】実施形態2に示した不揮発性半導体記憶装置

の製造工程の1例を示す図である。 【図32】実施形態2に示した不揮発性半導体記憶装置

の製造工程の1例を示す図である。 【図33】実施形態2に示した不揮発性半導体記憶装置

の製造工程の1例を示す図である。 【図34】実施形態2に示した不揮発性半導体記憶装置

の製造工程の1例を示す図である。 【図35】実施形態2に示した不揮発性半導体記憶装置

の製造工程の1例を示す図である。 【図36】従来の不揮発性半導体記憶装置の1例の平面

【図36】使来の不揮発性半導体記憶装置の1例の平面 図である。

【図37】図36のF-F'断面図である。

【図38】図36のG-G'断面図である。

【図39】図36のH-H' 断面図である。

【図40】図36のI-I)断面図である。

【図41】従来の不揮発性半導体記憶装置の製造工程の 1例を示す図である。 【図42】従来の不揮発性半導体記憶装置の製造工程の

1 例を示す図である。 【図43】従来の不揮発性半導体記憶装置の製造工程の

1例を示す図である。
【図44】従来の不揮発性半導体記憶装置の製造工程の

1例を示す図である。 【図45】従来の不揮発性半導体記憶装置の製造工程の

1例を示す図である。

【図46】従来の不揮発性半導体記憶装置の製造工程の 1例を示す図である。

【図47】従来の不揮発性半導体記憶装置の製造工程の 1例を示す図である。

【図48】従来の不揮発性半導体記憶装置の製造工程の 1例を示す図である。

【図49】従来の不揮発性半導体記憶装置の製造工程の 1例を示す図である。

【図50】従来の不揮発性半導体記憶装置の製造工程の 1例を示す図である。

【図51】従来の不揮発性半導体記憶装置の製造工程の

1例を示す図である。

【図52】従来の不揮発性半導体記憶装置の製造工程の 1例を示す図である。

【図53】従来の不揮発性半導体記憶装置の製造工程の 1例を示す図である。

【図54】従来の不揮発性半導体記憶装置の製造工程の

1例を示す図である。

【図55】従来の不揮発性半導体記憶装置の製造工程の 1例を示す図である。

【図56】従来の不揮発性半導体記憶装置の製造工程の 1例を示す図である。

【符号の説明】

1 半導体基板

2 犠牲酸化膜

3 不純物拡散層

3s ソース領域

3d ドレイン領域

4 酸化シリコン膜

5 レジスト

6 レジスト

8 チャネル用溝

9 トンネル酸化膜

10 フローティングゲート用ポリシリコン

12 索子分離用流

13 酸化シリコン膜

14 ONO隙

15 コントロールゲート用ポリシリコン

17 レジスト

18、18a、18b 満

31 チャネル

33 フローティングゲート

34 フローティングゲートーコントロールゲート間絶

縁膜


35 コントロールゲート

36 絶縁膜

38 不純物高濃度領域

39 不純物低濃度領域


[図1]



[图9]




[X 2]




[図3]







(チャネル用) ^{6レワスト}


[図13]










【図16】











【図21】




[図23]




[図25]




[図27]



【図33】




[図22]



[図24]





【図26】





[図28]































[図 5 4]



【図55】

[図56]



フロントページの続き

F ケーム(参考) 5F001 AA25 AA31 AA43 AB08 AC02 AC06 AD18 AD21 AD24 AD60 AE02 AE08 AF07 AF20 AG02 AG10 AG12 AG21 AG22 5F083 EP13 EP23 EP27 EP55 ER02 ER14 ER15 ER22 ER30 GA02 GA21 GA30 JA04 JA35 JA36 JA39 JA53 KA06 KA12 LA12 LA16 HA01 MA19 MA20 NA01 PR12 PR21 PR36 PR40 ZA21